MacBookロジックボードのパワーレール徹底解説：ALL_SYS_PWRGD信号とS3/S0状態遷移の仕組み

AppleロジックボードにおけるS3状態パワーレールの生成

MacBookの電源が投入されると、ロジックボード上では段階的に複数のパワーレール（電源ライン）が生成されます。まずは、スリープ状態に相当するS3ステートに関わる電源レールの立ち上げの流れを見ていきましょう。

1. U0500（CPU/PCH）がPM_SLP_S5_L制御信号を出力し、SMC（System Management Controller：システム管理コントローラ）に対して、MacBookの電源状態遷移がまもなく開始されることを通知します。
2. 続いてU0500がPM_SLP_S4_L信号をU7501（PMIC）へ出力し、PP5V_S3パワーレールを有効化します。PP5V_S3はS3状態で最初に生成されるパワーレールで、電圧は5Vです。

1. PM_SLP_S4_L信号は抵抗R8112を通過する際にP3V3S3_ENへと名前を変え、PP3V3_S3パワーレール（電圧3.3V）を有効化します。
2. 同様にPM_SLP_S4_L信号は抵抗R8116を通過してP1V8S3_ENとなり、PP1V8_S3パワーレール（電圧1.8V）を生成します。
3. さらにPM_SLP_S4_L信号は20kΩの抵抗を通過してDDRREG_ENとなり、PP1V2_S3パワーレールを生成します。このレールはDDR3メモリチップへの給電を担っており、電圧は1.2Vです。
4. PM_SLP_S4_L信号は100Ωの抵抗R8117を通過してUSB_PWR_ENとなり、USBポートの給電ラインVBUS（電圧5V）を有効化します。
5. また、PM_SLP_S4_L制御信号はタッチパッドおよびBluetoothデバイスの有効化にも使用されます。

補足：これらのS3パワーレールは同時に生成されるわけではありません。RC遅延回路によって遅延時間（＝タイミング）が制御されており、抵抗値やコンデンサの容量を変更することで、任意の遅延時間を設定することができます。

AppleロジックボードにおけるS0状態パワーレールの生成

1. 次にU0500（CPU/PCH）がPM_SLP_S3_L信号を出力し、Macロジックボードの電源状態をS3からS0（電源オン）へと移行させます。
2. PM_SLP_S3_L制御信号は抵抗R8187を通過してP5VS0_ENとなり、PP5V_S0パワーレール（電圧5V）を生成します。
3. PM_SLP_S3_L制御信号は20kΩの抵抗R8186を通過してP3V3S0_ENとなり、PP3V3_S0パワーレール（電圧3.3V）を生成します。
4. PM_SLP_S3_L制御信号は抵抗R8185を通過してP1V05S0_ENとなり、PP1V05_S0パワーレール（電圧1.05V）を生成します。このレールはIntel製CPU/PCHおよびそのシステムバスへの給電に使用されます。
5. PM_SLP_S3_L制御信号はAND論理ゲートU8180を通過してPM_SLP_S3_BUF_Lとなります。このANDゲートはPM_SLP_S3_L信号の駆動能力（信号強度）を高めるために設けられており、PM_SLP_S3_BUF_Lの電圧は3.3Vです。

1. PM_SLP_S3_BUF_L制御信号はU7870スイッチへ送られ、PP1V5_S0パワーレール（電圧1.5V）を生成します。
2. 3.3VのPM_SLP_S3_BUF_L制御信号は、10kΩの抵抗R8167を介してALL_SYS_PWRGD制御信号のプルアップ電源としても使用されます。信号強度の弱いPM_SLP_S3_Lではなく、増幅されたPM_SLP_S3_BUF_Lが必要とされるのはこのためです。

補足：S0パワーレールも同時に生成されるわけではなく、そのタイミングはPM_SLP_S3_L制御信号と、それに付随するRC遅延回路によって決定されます。

ALL_SYS_PWRGD信号の重要性

Appleは、生成されたすべてのパワーレールが安定しており正常（GD＝Good）であることを保証するため、高度な検証機構を備えています。すべてのパワーレールが正常であれば、有効なALL_SYS_PWRGD信号が生成されます。ALL_SYS_PWRGDの電圧は3.3Vです。

有効なALL_SYS_PWRGD信号が監視対象とするのは、PP1V8_S3、PP5V_S3、PP1V2_S3、PP1V05_S0、PP5V_S0、PP3V3_S0、PP1V5_S0の各パワーレールです。これらのS3またはS0状態のパワーレールのうち、いずれか一つでも不具合が発生すると、ALL_SYS_PWRGD信号はローレベルに引き下げられ、Appleコンピュータの通常の電源投入プロセスはそこで中断されます。

ALL_SYS_PWRGD信号はSMCへ報告されます。SMCはこの信号を受け取って処理を行い、最後のパワーレールであるCPU/PCHのコア電源（Vcore）パワーレールを生成する準備に入ります。